20: Digitaltechnik und Entwurfsverfahren, Vorlesung, SS 2016, am 05.07.2016

Digitaltechnik und Entwurfsverfahren, SS16, Vorlesung

20 | 0:00:00 Starten 0:00:04 Kapitel 4.3 Flipflops als Zustandsspeicher 0:00:22 Einleitung 0:01:18 Asynchrones RS-Flipflop 0:02:34 Verhalten des RS-Flipflops 0:03:19 Pegelgesteuerter RS-Latch 0:05:00 Anmerkung zur Notation 0:05:37 Ansteuertabelle (RS-Flipflop) 0:11:29 D-Latch 0:14:38 Pegelgesteurtes synchrones D-Flipflop 0:16:27 Taktflankengesteurtes D-Flipflop 0:20:26 Einflankgesteuertes D-Flipflop 0:25:03 Schaltwerke mit D-Flipflops 0:28:35 Zusatzbetrachtung für flankengesteuerte Flipflops 0:29:12 Setzzeit (Setup-) und Haltezeit (Hold-Time) 0:30:15 Zweiflankengesteuerte Flipflops 0:34:24 JK-Flipflop 0:35:47 Beispiel 0:38:48 JK-Flipflops aus einem D-Flipflop 0:39:31 Schaltbild des synchrones JK-Flipflops 0:40:32 Ansteuertabelle 0:43:17 Beispiel: Asynchron rücksetzbares JK-Flipflop 0:46:50 T-Flipflop 0:47:39 T-Flipflop aus JK-Flipflop 0:48:37 T-Flipflop: Verkürzte Funktionstabelle 0:49:20 T-Flipflop: Ansteuertabelle 0:49:45 Zusammenfassung Flipflops 0:50:57 Wichtigste Hilfsmittel: Ansteuertabelle 0:52:31 Kapitel 4.4 Entwurf synchroner Schaltwerke 0:52:55 Einleitung 0:53:04 Serienaddierer 0:56:30 Automatengraph 0:59:39 Aufstellen der Automatentafel 1:02:57 Wahl der Zustandskodierung 1:04:03 Zustandskodierung beim Serienaddierer 1:05:30 Ausgabe- und Übergangsschaltnetze 1:05:50 Kodierte Ablauftabelle 1:09:04 Ansteuerung des Flipflops 1:11:19 Minimierte Ausgangs- und Ansteuerungsnetze 1:13:09 Realisierung des Serienaddierers